TUKE FÓRUM - Fórum pre študentov Technickej Univerzity v Košiciach
FEI archív 2009/2010 => 4. ro?ník => Topic started by: cepi on 03.10.2009, 16:13:19
-
cavte, vie niekto o nejakom softiku v ktorom by sa mal dat simulovat ten VHDL ? nasiel som nejaky xilinx ale dako to neviem stiahnut, tu sa o tom pise http://www.abclinuxu.cz/clanky/programovani/jak-se-pise-procesor-ii
-
take veci ma zatial vobec netrapia, ale myslim, ze sa vsetko dozvieme na cvikach...
-
no neviem ci sa dozvieme, lebo ked som sa pytal uja a povedal ze ten skolsky softik nezozenieme, tak mi to pripadalo ze to zadanie budeme robit v notepade...
-
myslis ze ste si vsimli ze sam ujo nevie sam co mame vlastne robit :) ani zadania nevymyslel... skusku nema pripravenu navyse povedal ze zbytocne chodime na prednaske :) a ozaj k tym prednaskam este tento tyzden je a potom nebudu alebo uz nebudu vobec ? :)
-
prednaky uz nebudu vobec. ten cas mozes vyuzit na konzultacie, ale inak uz budu iba cvika.
-
no parada :) chcem sa opytat nemal niekto z vas z LS-ka zadanie seriovy sumator 2och dvojkovych cisel A,B prichadzajucich v seriovom kode ? :) alebo nejaky sumator zeby som nemusel robit celu syntezu odznova ? :)
-
Akosi som si stiahol ten Mentor graphics HDL designer, zevraj free a odomna to pyta licenciu:-/. Myslel som ze je to windows7kou ale XP robi to iste. Je na to nejaka medicinka alebo si "staci" stiahnut license subor zo skoly? :-D
Inak ja som to zo zadanim vyhral. Mam obvod ktory je asynchronny, cize asi budem musiet riesit vsetky tie ftakoviny ako hazardy a pod... Jump over window
-
nezavidim ti :) a neviem ako to s tym je kamarat stiahol nejaky designer mam ho doma ale este je len na usbcku :D tak skusim priebehu tyzdna pozriet sa nato ci to funguje a dam vediet.... inac nechapem ze zadanie je ze treba to spravit v FPGA Advantage.. tak potom jedine do skoly chodit ponocovat :D
-
nech zije open source...
s trochou stastia sa to bude dat stihnut na cvikach
-
su tie cvika z NCS este povinne alebo len take konzultacne ohladom zadani ?
-
ja viem ze len konzultacne, no zajtra tak ci tak prijst musim bo som z toho vúl
-
mate niekto cr*ck alebo k*yg*n na ten program? nejako mi to nechce bezat ani tych 30 dni. hladal som na googli aj na rapidlibrary a nic som nenasiel:-/
-
dnes hovoril, ze cvika bezia normalne... ale uz len formou konzultacii, a ze kto chce robit sam a nechodit tam, tak sa ma s nim dohodnut
-
takze dnes robil prezencku riadne?
-
hej, ako vzdy...
inac buduci tyzden nebude na cviku lebo ide na nejaku konferenciu, ale kto ma zaujem pracovat na zadani tak vraj moze prist a vypytat si kluce a riesit tam v ucebni bv
-
Akosi som si stiahol ten Mentor graphics HDL designer, zevraj free a odomna to pyta licenciu:-/. Myslel som ze je to windows7kou ale XP robi to iste. Je na to nejaka medicinka alebo si "staci" stiahnut license subor zo skoly? :-D
Inak ja som to zo zadanim vyhral. Mam obvod ktory je asynchronny, cize asi budem musiet riesit vsetky tie ftakoviny ako hazardy a pod... Jump over window
Sak pokial viem tak ty nemusis robit asynchronne, tusim hovoril ze sa mozeme sami rozhodnut ci synch ci asynch. A rob nieco co najdes na FTP v LS povies ze si to mal na LS minuly rok a hotovo. a co sa tyka programu ja som ho stiahol zo skoly surovo uz nainstlovanu verziu, ten simulator bezi ale program pyta licenciu, takze ak niekto ma ten licencny subor tak by sme to mohli skopletizovat a hodit niekam
-
Akosi som si stiahol ten Mentor graphics HDL designer, zevraj free a odomna to pyta licenciu:-/. Myslel som ze je to windows7kou ale XP robi to iste. Je na to nejaka medicinka alebo si "staci" stiahnut license subor zo skoly? :-D
Inak ja som to zo zadanim vyhral. Mam obvod ktory je asynchronny, cize asi budem musiet riesit vsetky tie ftakoviny ako hazardy a pod... Jump over window
Sak pokial viem tak ty nemusis robit asynchronne, tusim hovoril ze sa mozeme sami rozhodnut ci synch ci asynch. A rob nieco co najdes na FTP v LS povies ze si to mal na LS minuly rok a hotovo. a co sa tyka programu ja som ho stiahol zo skoly surovo uz nainstlovanu verziu, ten simulator bezi ale program pyta licenciu, takze ak niekto ma ten licencny subor tak by sme to mohli skopletizovat a hodit niekam
On povedal ze to mam robit asynchronne, ze bude sranda... Skusal som 3 keygeny, resp licensegeny k tomu programu, no ani jeden mi nechcel fungovat. bud som fakt lama alebo uz fakt neviem co:-/
-
FPGA Advantage 8.1 .... my tam mame 8.2
http://rapidshare.com/files/170331214/FPGA_Advantage_8.1.part1.rar (http://rapidshare.com/files/170331214/FPGA_Advantage_8.1.part1.rar)
http://rapidshare.com/files/170333138/FPGA_Advantage_8.1.part2.rar (http://rapidshare.com/files/170333138/FPGA_Advantage_8.1.part2.rar)
http://rapidshare.com/files/170334336/FPGA_Advantage_8.1.part3.rar (http://rapidshare.com/files/170334336/FPGA_Advantage_8.1.part3.rar)
toto k tomu vraj potrebujes:
http://rapidshare.com/files/180866583/gcc-3.3.1-mingw32.zip (http://rapidshare.com/files/180866583/gcc-3.3.1-mingw32.zip)
-
FPGA Advantage 8.1 .... my tam mame 8.2
http://rapidshare.com/files/170331214/FPGA_Advantage_8.1.part1.rar (http://rapidshare.com/files/170331214/FPGA_Advantage_8.1.part1.rar)
http://rapidshare.com/files/170333138/FPGA_Advantage_8.1.part2.rar (http://rapidshare.com/files/170333138/FPGA_Advantage_8.1.part2.rar)
http://rapidshare.com/files/170334336/FPGA_Advantage_8.1.part3.rar (http://rapidshare.com/files/170334336/FPGA_Advantage_8.1.part3.rar)
toto k tomu vraj potrebujes:
http://rapidshare.com/files/180866583/gcc-3.3.1-mingw32.zip (http://rapidshare.com/files/180866583/gcc-3.3.1-mingw32.zip)
Jj, toto mam a heslo tam je "mj" ak by niekto potreboval, lenze aj tak to neviem rozbehat
-
skus este tento crack http://rapidshare.com/files/204141059/MK__2_Mar_2009_-.rar (http://rapidshare.com/files/204141059/MK__2_Mar_2009_-.rar) heslo MJ
a skus este take daco spravit ze ked si vygenerujes licenciu tak v start ponuke mas potom nejaky licence manager ci co tak tam ju skus importnut
-
skus este tento crack http://rapidshare.com/files/204141059/MK__2_Mar_2009_-.rar (http://rapidshare.com/files/204141059/MK__2_Mar_2009_-.rar) heslo MJ
a skus este take daco spravit ze ked si vygenerujes licenciu tak v start ponuke mas potom nejaky licence manager ci co tak tam ju skus importnut
aj ten som skusal
-
tak potom netusim, skontrolu si este premenne prostredia a ci mas tam subor s licenciou kde ma byt, alebo to rob pod XP
-
uz som na to prisiel, uz mi to bezi(chyba nastavenia virtualky), len akosi neviem najst nejaky klopny obvod ktory je asynchronny. RS by bal byt aj asynchronny aj synchronny, no ten program obsahuje asi len synchronny.
-
hej baca dnes daco take vravel ze je kus problem s asynchronnymi ci co, tak treba synchr pouzit. Nevie niekto ako sa robi ten component ?
ked uz mapujem na konci mnou vytvorene suciastky k signalom tak ako to spravim ?
bo vraj
n1:NAND3 port map(x,p2,p3,nqd1);
nieje dobre pretoze p2 p3 niesu vstupne signaly, tak ako potom ?
-
hej baca dnes daco take vravel ze je kus problem s asynchronnymi ci co, tak treba synchr pouzit. Nevie niekto ako sa robi ten component ?
ked uz mapujem na konci mnou vytvorene suciastky k signalom tak ako to spravim ?
bo vraj
n1:NAND3 port map(x,p2,p3,nqd1);
nieje dobre pretoze p2 p3 niesu vstupne signaly, tak ako potom ?
v štvrtok budu cvika, popytam sa ho na to
k tomu nandu, tie p2, p3 mas zadane v architekture ako signaly? lebo ak hej tak nevidim problem
-
Tusim novy komponent si si vytvaral cez toho wizarda na zaciatku, si si tam nieco navolil, v tabulke zadal signaly a nakreslil znacku a ulozil a pak nacital do schemy ;) lahko sa povie tazko urobi ;)
-
Tusim novy komponent si si vytvaral cez toho wizarda na zaciatku, si si tam nieco navolil, v tabulke zadal signaly a nakreslil znacku a ulozil a pak nacital do schemy ;) lahko sa povie tazko urobi ;)
pockaj pockaj, teraz mam z teba mišmaš. Wizarda ti ponuka pri grafickom navrhu. a portmap nieje graficky navrh
-
No neviem ci som tomu dobre rozumel takze ma ber s nadhladom :)
-
Neviem si s tym rady . neurobil mi mi zadanie niekto ?? samozrejme odmenim sa :thumbs-up:
-
Neviem si s tym rady . neurobil mi mi zadanie niekto ?? samozrejme odmenim sa :thumbs-up:
Aj by som ti to spravil lenze si to vyzaduje kooopec casu a ten tento tyzden mat nebudem (dve zapoctovky kua...) a neviem ci sa da cele zadanie stihnut v priebehu 12. tyzdna
Inak na ktorej stranke je to ukazkove zadanie?
-
ake ukazkove zadanie ???
-
ake ukazkove zadanie ???
na cviku spominal ze na svojej stranke zverejnil jedno zadanie aby sme mali ponatie ako to ma cca vyzerat
-
a kde je jeho stranka :)
-
haloooo no tak kto urobi zadanie ? urcite sa dohodneme hmm ???? please
-
ak vies co robis tak sa to zadanie da v pohode stihnut do dvoch dni..
-
No chceli by sme zistit ako to robit, ale nevieme kde je to ukazkove zadanie :) lebo tam nejako nevidim nic na jeho stranke.
-
http://hornad.fei.tuke.sk/predmety/ncs/ (http://hornad.fei.tuke.sk/predmety/ncs/) tam je pdfko so zadanim...
-
http://hornad.fei.tuke.sk/predmety/ncs/ (http://hornad.fei.tuke.sk/predmety/ncs/) tam je pdfko so zadanim...
thank you very much :beer1:
-
to zadanie treba odovzdat do 13teho tyzdna alebo sa da aj v skuskovom?
-
vseobecne sa asi daju zadania odovzdavat dva tyzdne zo skuskoveho..
nemam tento predmet, ale asi to bude ten isty pripad
-
vseobecne sa asi daju zadania odovzdavat dva tyzdne zo skuskoveho..
nemam tento predmet, ale asi to bude ten isty pripad
vseobecne je mozne ziskat zapocet dva tyzdne od zaciatku skuskoveho!
kedy treba odovzdat zadanie je na cviciacom/garantovi a baca nam zatial nepovedal nic ani k zapoctu ani k skuske :)
-
vseobecne sa asi daju zadania odovzdavat dva tyzdne zo skuskoveho..
nemam tento predmet, ale asi to bude ten isty pripad
vseobecne je mozne ziskat zapocet dva tyzdne od zaciatku skuskoveho!
kedy treba odovzdat zadanie je na cviciacom/garantovi a baca nam zatial nepovedal nic ani k zapoctu ani k skuske :)
u nas spominal ze este nevie co bude na skuske, ale pravdepodobne bude ohladom zadania, pripadne aj nejake schopnosti priamo v fpga
-
Zdravim mohli by ste niekto, komu sa podarilo rozchodit to FPGA hodit sem niejaky navod?
Skusal som instalovat tu verziu 8.1 v XP mode ale nejako furt ma problemy s licenciou aj ked pouzijem toho spravcu lincencii tak to nefacha.
Diki.
-
Zdravim mohli by ste niekto, komu sa podarilo rozchodit to FPGA hodit sem niejaky navod?
Skusal som instalovat tu verziu 8.1 v XP mode ale nejako furt ma problemy s licenciou aj ked pouzijem toho spravcu lincencii tak to nefacha.
Diki.
Mam windows 7ku a rozbehaval som to 4 tyzdne... ale jedine co fungovalo, bolo rozbehnutie windows virtualky s XPčkom pri vypnutých integracnych futuroch.
Najskor som to tam nainstaloval, potom som si vygeneroval keygenom(zavyreny je) licensefile.dat, ten som skopiroval do c:\licensefile.dat, nastavil som vo windowse premennu LM_LICENSE_FILE a nastavil som c:\licensefile.dat a potom to uz islo
-
Fakt diki moc uz to facha.
-
Fakt diki moc uz to facha.
som rad :bannana_guitar:
-
Takto som urobil dokumentaciu, uvidim co mi na to zajtra povie... Dufam ze nebude chciet aby som obvod navrhoval este nejakym inym sposobom
http://casso.ic.cz/temp/backup%20ncs/ncs_zadanie.pdf (http://casso.ic.cz/temp/backup%20ncs/ncs_zadanie.pdf)
-
neprehnal si to trosku?
-
neprehnal si to trosku?
hm? to ako fakt myslis ci ironicky?
-
v zadani o dokumentacii nic nie je .... ak by som sa toho mal drzat ale tak idem aj ja nieco podla vasich dokumentacii spravit :) a len taka otazka ako ste pochopili ze bude ta skuska.... budem mat vytvorit nejaky testovaci subor ci take nieco ? :)
-
v zadani o dokumentacii nic nie je .... ak by som sa toho mal drzat ale tak idem aj ja nieco podla vasich dokumentacii spravit :) a len taka otazka ako ste pochopili ze bude ta skuska.... budem mat vytvorit nejaky testovaci subor ci take nieco ? :)
prave som sa ho pytal, tak pravdepodobne dostaneme nejaky obvod ktory asi budeme musiet prekreslit (pohodicka) napisat k nemu testovaci subor a odsimulovat.Hovoril ze to urobi preto aby si overil ci si vsetci robili zadanie sami. este padla otazka ze co budeme mocz pouzivat pri skuske, tak povedal ze vsetko (imho mne bude stacit uplne dokumentacka k zadaniu).
-
v zadani o dokumentacii nic nie je .... ak by som sa toho mal drzat ale tak idem aj ja nieco podla vasich dokumentacii spravit :) a len taka otazka ako ste pochopili ze bude ta skuska.... budem mat vytvorit nejaky testovaci subor ci take nieco ? :)
prave som sa ho pytal, tak pravdepodobne dostaneme nejaky obvod ktory asi budeme musiet prekreslit (pohodicka) napisat k nemu testovaci subor a odsimulovat.Hovoril ze to urobi preto aby si overil ci si vsetci robili zadanie sami. este padla otazka ze co budeme mocz pouzivat pri skuske, tak povedal ze vsetko (imho mne bude stacit uplne dokumentacka k zadaniu).
no potom dobre akurat neviem ci staci k zadaniu dat vygenerovany kod co som prekreslil schemu a vygeneroval alebo treba pisat este vlastny kod co sa mi vidi aj tak zbytocne ked vysledok ten isty... no tak ked dokumentacia tak pohoda tam staci testovaci subor orafat a pozmenit pre obvod :)
-
viete niekto dokedy je treba odovzdat zadanie?
buduci tyzden bude posledny, alebo sa to bude dat poslat aj neskor?
-
ja som mu pisal mail a pytal som sa ci sa da odovzdat zadanie aj v skuskovom. a odpisal mi toto :
"Podla studijneho poriadku zapocet je mozne udelit este 2 tyzdne po zaciatku skuskoveho obdobia."
tak z toho mi vypliva ze da sa aj v skuskovom :)
-
njn, tak je to stale..
-
utorok bude ten predtermin teda na cviku moznost dostat skusku alebo nie ? :) nieco maju zasadnutie senatu alebo co tak zrejme to bude mat vplyv :) rad by som dostal skusku uz tento tyzden nechce sa mi potom v januari s tym babrat este :D
-
utorok bude ten predtermin teda na cviku moznost dostat skusku alebo nie ? :) nieco maju zasadnutie senatu alebo co tak zrejme to bude mat vplyv :) rad by som dostal skusku uz tento tyzden nechce sa mi potom v januari s tym babrat este :D
Ja tiez by som chcel vo stvrtok skusku len akosi v maise je cas skusky 7:30 a ja mam cviko az o 10:50 tak som z toho kusok mino
-
utorok bude ten predtermin teda na cviku moznost dostat skusku alebo nie ? :) nieco maju zasadnutie senatu alebo co tak zrejme to bude mat vplyv :) rad by som dostal skusku uz tento tyzden nechce sa mi potom v januari s tym babrat este :D
Ja tiez by som chcel vo stvrtok skusku len akosi v maise je cas skusky 7:30 a ja mam cviko az o 10:50 tak som z toho kusok mino
tak vravel ze sa bude dat na cviku priamo ako predtermin ale tak neviem asi sa prihlasim na ten stvrtok a privstanem si :)
-
no tak co?
boli ste niekto na tom predtermine? co tam bolo?
-
no tak co?
boli ste niekto na tom predtermine? co tam bolo?
Ja som bol, dostal som schemu (3 nandy jeden not a D klopny) a mal som ho nakreslit v designe a napisat tester. Zo simulacie som mal urcit o aky obvod slo (bol to T klopny)
-
mohol by niekto, kto mal ako zadanie synchronny automat typu mealy napisat co vsetko treba vytvorit a co mu treba poslat?
-
mohol by niekto, kto mal ako zadanie synchronny automat typu mealy napisat co vsetko treba vytvorit a co mu treba poslat?
Ja som mal sice asynchronny moore, ale v principe to je to iste. Ci je synchronny alebo asynchronny, to nehra velku rolu, pri mealym su trocha odlisne tabulky (to hadam ovladas z LSka ;)) Svoje zadanie som zverejnoval zopar sprav dozadu, ale dam tu ten link o5, hadam ti to pomoze http://casso.ic.cz/temp/backup%20ncs/ncs_zadanie.pdf (http://casso.ic.cz/temp/backup%20ncs/ncs_zadanie.pdf) .
BTW toto bola moja praca na predtermine (vypracovane za cca 60 minut) http://casso.ic.cz/temp/skuska_ncs/ (http://casso.ic.cz/temp/skuska_ncs/)
-
urobi niekto zadanie za odmenu ??
-
ake mas zadanie ?
-
mam elektricky zamok abba, kto mi vie pomoct s VHDL, ostatne uz mam.
-
no tak pomozte . kto urobi zadanie please ??? piste rychlo
-
Nemohol by niekto dat nejaky navod ako urobit skusku ? co vsetko treba ?? a ako na to ?? hmm ?? bolo by to super a bol by som mu vdacny a nie len ja :D
-
Nemohol by niekto dat nejaky navod ako urobit skusku ? co vsetko treba ?? a ako na to ?? hmm ?? bolo by to super a bol by som mu vdacny a nie len ja :D
Dostanes nakresleny obvod na papieri, mas ho prekreslit do VHDL, napisat testovaciu entitu a urcit ako sa sprava dany obvod. toto je cela moja praca na skuske (cca 80minut prace z toho asi 20 minut chatovania:D) http://casso.ic.cz/myown/skuska_ncs.zip (http://casso.ic.cz/myown/skuska_ncs.zip)
-
moze mi niekto pomoct? Napisat navod od spustenia cez start VHDL az po simulaciu. Diky odmenim sa
-
moze mi niekto pomoct? Napisat navod od spustenia cez start VHDL az po simulaciu. Diky odmenim sa
No ja taktiez ja by som tiez prijal takyto podrobny navod .
-
Neviete mi niekto povedat, ako mozem poslat Bacovi to zadanie? Aku ma adresu?
-
Neviete mi niekto povedat, ako mozem poslat Bacovi to zadanie? Aku ma adresu?
mail najdes na webe kpi... jan.baca@tuke.sk , posli mu dokument, najlepsie word format aby ti tam vedel dopisat co mas zle a k tomu zipko s celym priecinkom projektu
-
pls, je niekto ochotny mi pomoct so zadanim ? piste PM, ide mi hlavne o simulaciu
-
No tak co nikto nie je ochotny urobit ten navod ??? hlavne take esa ktore uz maju po tejto skuske by mohli pomoct . Budeme vam velmi vdacny
-
pls pomozte mi niekto so zadanim, samozrejme, odmenim sa
-
zdravim
surne potrebujem najst chybu v mojom programe.
vsetko ide, no pri simulacii mi os Y (vystup) svieti na cerveno a ja ani za nic neviem najst chybu.
tuto je ten program: http://www.ulozisko.sk/251685/automat_mealy.rar (http://www.ulozisko.sk/251685/automat_mealy.rar)
ako nazov napoveda, tak ide o automat typu mealy, ktory pri vstupnej postupnosti 10101 da vystup 1, inak 0.
ak by bol niekto taky dobry a pozrel sa nato, tak mi tym zachrani krk, lebo zajtra (teda vlstne uz dnes) to musim poslat.
vopred velmi dakujem
-
Nemam tu FPGA tak si to neviem overit, ale ked mne pri simulaci svietilo cervenim tak bol problem to ze nejake signali neboli inicializovane alebo inim sposobom neboli deinovane, ak chces mohol by som ti poslat moje zadanie, mal som takmer rovnake len retazec bol 10100 a mal som z neho A-cko, teda ak sa jedna o synchronny automat...
EDIT: UMM Kolega, nedalo mi to a som instalovavl FPGA a vies - aby ti nieco fungovalo tak to musis mat najprv naprogramovane (zial je tomu tak, opacne to nejde), lebo aspon u mna su vsetky architecture subory prazdne, tak samozrejme ze Y bude nedefinovany ....
-
mne sa stalo cosi podobne, ked som robil zadanie, proste ked som otvoril v wordpade tie subory, tak tam bol zdrojak, ale FPGA hlasil ze subor je prazdny, nevedel som tom ale nijak napravit, tak som musel robit zadanie nanovo...
v tomto pripade vidim stavovy diagram aj celkovu schemu, ale nemozem otvorit test, cize tazko najst chybu :)
-
Nemam tu FPGA tak si to neviem overit, ale ked mne pri simulaci svietilo cervenim tak bol problem to ze nejake signali neboli inicializovane alebo inim sposobom neboli deinovane, ak chces mohol by som ti poslat moje zadanie, mal som takmer rovnake len retazec bol 10100 a mal som z neho A-cko, teda ak sa jedna o synchronny automat...
EDIT: UMM Kolega, nedalo mi to a som instalovavl FPGA a vies - aby ti nieco fungovalo tak to musis mat najprv naprogramovane (zial je tomu tak, opacne to nejde), lebo aspon u mna su vsetky architecture subory prazdne, tak samozrejme ze Y bude nedefinovany ....
dik moc ze si ma nasmeroval spravnym smerom. aj som si myslel ze to bude nejaka hlupa chyba.
ale ten program by si aj tak mohol niekam upnut :) teda postaci testovaci subor :)
-
moze niekto napisat tu postupnost prikazov, ktoru sme zadavali pri simulacii na zaciatku? nieco ako do, do nieco s work, lebo touz nemam nikde napisane
-
A prosim ti z vas ktori to uz maju za sebou nenapisali by ste nejaky navod co urobit , stlacit a tak aby som urobil skusku ?? dakujem budem vam velmi zaviazany popripade sa aj odmenim
-
fuf, vhdlko uz nemam v kompe, ale strucne po pamati (niektore veci sa mozu volat inak):
1. navrhnut schemu:
a.) Vytvorit New design VHDL
b.) obkreslit podla obrazka
2. navrhnut testovaci obvod:
a.) new >> vhdl combined
b.) navrhnut testovaci obvod (napr podla mojho http://casso.ic.cz/temp/skuska_ncs/tester_d_tester_d_code.vhd (http://casso.ic.cz/temp/skuska_ncs/tester_d_tester_d_code.vhd) )
3. skontrolovat oba subory (ikonka s takymi dvoma zelenymi sipkami ako na kazetakoch fastforward), ulozit a zavriet FPGA
4. Simulacia v ModelSim:
a.) zmenit priecinok: menu file>>change working directory a zvolit priecinok kde su .vhd subory
b.) v menu treba najst compile a zvolit oba .vhd subory
c.) do konzoly(dolna cast okna) napisat vsim a v otvorenom okne dvakrat klitknut na testovaci subor
d.) do konzoly napisat view wave
e.) presunut signaly z lavej strany okna do grafu
f.) play
Enjoy it!
-
super dakujem casso :thumbs-up:
-
pocujte, da sa stihnut spravit skusku za 50min? lebo o 7:30 mam NCS a 8:30 TI. Ako to je s vyhodnotenim, caka sa na nieco, alebo priebezne Baca kontroluje?
-
pocujte, da sa stihnut spravit skusku za 50min? lebo o 7:30 mam NCS a 8:30 TI. Ako to je s vyhodnotenim, caka sa na nieco, alebo priebezne Baca kontroluje?
neviem ci si bol uz dnes a tato informacia ti je zbytocna ale:
ja som to cele robil asi hodinu, lebo mi najskor blbla simulacia a potom som musel upravit tester.
baca mi to skontroloval ked som si ho zavolal. zadanie som mu potom musel este poslat na mail.
inak mal na salame. internet sa mohol pouzivat veselo, takze pohodicka. A 92 :D
-
dik moc, dajak to proste musim narychlo zbuchat. dolezite je asi nezaseknut sa niekde.
-
dik moc, dajak to proste musim narychlo zbuchat. dolezite je asi nezaseknut sa niekde.
Ja som to vpoho zvladol za cca 35 minut. Zvysok casu som cital lamer.cz bo profak niekam odbehol
-
pomozte aky je to prvok M2 ???
-
modulo 2 alebo (inac povedane) neekvivalencia (XOR)...
-
a aky je to prvok v FPGAdv ????
-
no sak XOR (alebo exclusive OR).. ci tam taky nie je? ja som uz ten program odinstaloval...
-
a nevies mi nejakym sposobom pomoct s testovacim suborom ?