od buduceho tyzdna budu prednasky v case od 15.55-18.20 (teda oficialne)
hudak bude rychlo koncit len na skuske
od buduceho tyzdna budu prednasky v case od 15.55-18.20
sak hej dpc...ja uz idem v utorok prezentovat temu VHDL vs Verilog....opat sa musim vcitit do situacie ako keby som si mal nieco v cinstine nastudovat
Quote from: puq on 02.10.2009, 06:26:01sak hej dpc...ja uz idem v utorok prezentovat temu VHDL vs Verilog....opat sa musim vcitit do situacie ako keby som si mal nieco v cinstine nastudovat nemas nahodou daky program co simuluje ten VHDL ? nasiel som nejaky xilinx ale to chce aby som stiahol 7 GB z netu a to niesom ochotny
mrkni mais->rozvrhy..uz to tam je posunute
http://rapidshare.com/files/289093073/SpoC.zip